Seminar / Kurs

AURIX TC4xx: 32-Bit Multicore-Mikrocontroller-Familie (Aurix-3G Dritte Generation)

Inhalte

  • Introduction
  • System Architecture
  • Internal Infrastructure
    • SRI
    • FPI
    • LLI
  • Virtual Machines and Hypervisor
  • TriCore CPU
    • Context Switching
    • New Instructions
    • Virtualization
    • Trap System
    • MPU
    • System Timer
  • Protection Mechanisms
    • PROT
    • APU
  • Memory
    • NVM
    • UCBs
    • SOTA
    • Cache
  • Ports
  • Interrupt Router (IR)
  • System Direct Memory Access Controller
  • Safety Concept
    • CRC Engine
    • Watchdogs
    • BIST
    • Clocking
    • Voltage Monitors
    • SMU
  • Security Concept
    • CS Real-time module
    • CS Satellite
  • Power Management System
    • Domains
    • Wakeup Timer
    • RTC
    • Standby Controller
  • System Control and Management
    • Clocking
    • NMI
    • Reset
    • Firmware
    • Boot
  • Complex Peripherals Overview and Special Features
    • PPU
    • GTM
    • CAN
    • xSPI
    • PCIe
    • ETH
  • Data Routing Engine
  • Analog to Digital Conversion
    • TMADC
    • Fast Compare
    • DSADC
    • CDSP
  • Multicore Debug
  • HINWEIS: Für die Teilnahme am Aurix-2G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.

 

Lernziele

  • Sie kennen die Architektur, die wesentliche On-chip-Peripherie und die Besonderheiten (insbesondere der Multicore-Architektur und Safety-Erweiterungen) der Bausteinfamilie AURIX.
  • Sie können Low-Level-Treiber für diese Hardware einsetzen, Beispiele für Ihre Zwecke adaptieren und mit einem Debugger testen.
  • Demos und Beispiele veranschaulichen und erleichtern den Umgang mit den Bausteinen.
  • Ihre Vorteile:
  • Effektiver, zeitsparender Einstieg in die Gesamtthematik (3-monatige Zeitersparnis nach Angabe von Kunden)
  • Praktische Tipps zu Multicore, Safety, Security und Virtualisierung

 

Zielgruppe

  • Hardware- und Software-Architekten, Hardware- und Software-Entwickler, Testingenieure, Integratoren // HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) erforderlich.

 

Voraussetzungen

  • ANSI-C Kenntnisse; Erfahrung mit Programmierung und Aufbau eines Mikroprozessor-/Mikrocontrollersystems. Kenntnisse der Vorgänger-Generationen sind von Vorteil, aber nicht zwingend notwendig.
  • Introduction
  • System Architecture
  • Internal Infrastructure
    • SRI
    • FPI
    • LLI
  • Virtual Machines and Hypervisor
  • TriCore CPU
    • Context Switching
    • New Instructions
    • Virtualization
    • Trap System
    • MPU
    • System Timer
  • Protection Mechanisms
    • PR...
Mehr Informationen

Termine und Orte

Datum Dauer Preis
München, DE
20.07.2026 - 24.07.2026 40 h 40 h Details Details Jetzt buchen
15.03.2027 - 19.03.2027 40 h 40 h Details Details Jetzt buchen

SG-Seminar-Nr.: 9353210

Anbieter-Seminar-Nr.: AURIX3G

Termine

  • 20.07.2026 - 24.07.2026

    München, DE

  • 15.03.2027 - 19.03.2027

    München, DE

Seminare mit Termin haben Plätze verfügbar. Rechnung erfolgt durch Veranstalter. Für MwSt. Angabe auf den Termin klicken.

Seminar merken
Vergleichen
Jetzt buchen

Der Anbieter ist für den Inhalt verantwortlich.

Veranstaltungsinformation

  • Seminar / Kurs
  • Deutsch
    • Keine
  • 40 h
  • Anbieterbewertung   (40)

Ihre Vorteile

mehr erfahren
  • Anbietervergleich von über 1.500 Seminaranbietern
  • Vollständige Veranstaltungsinformationen
  • Schnellbuchung
  • Persönlicher Service
Datum Dauer Preis
München, DE
20.07.2026 - 24.07.2026 40 h 40 h Details Details Jetzt buchen
15.03.2027 - 19.03.2027 40 h 40 h Details Details Jetzt buchen