Cortex®-R4, R5, R7, R8: Arm® Cortex-R Architektur - Seminar / Kurs von MicroConsult GmbH

Cortex®-R4, R5, R7, R8: Arm® Cortex-R Architektur

Inhalte

Arm Cortex Prozessor-Architektur

  • Register-Organisation, Operation Modes, States, Pipeline

Arm Prozessor Cores Übersicht

  • Cortex®-R4, -R5, -R7, -R8 Prozessor-Core
  • Cortex®-Av7, Cortex™-Av8 Prozessor-Cores
  • Cortex®-Mv7, Cortex™-Mv8 Prozessor-Cores
  • Arm7/9/11 Prozessor-Core

Arm, Thumb, Thumb-2 Instruction Sets

  • Arm v4, v4T, v5, v6 Instruction Set
  • Thumb Instruction Set
  • v7 Thumb-2 Instruction Set
  • Data Barriers, Instruction Barriers
  • Synchronization, Load/Store Exclusive Instructions
  • Arm/Thumb Interworking
  • Assembler-Direktiven

Exception Handling

  • FIQ, IRQ, Abort, Supervisor Call, Undefined
  • Exception Handler Examples
  • Vectored Interrupt Controller, VIC
  • Generic Interrupt Controller, GIC

Coprocessors, Floating Point Unit

  • Arm Coprozessor-Konzept
  • System Controller CP15
  • Floating Point Unit, FPU
  • Systemkonfiguration

L1 Memory Interface

  • Tightly Coupled Memory, Cache-Architektur
  • Memory Protection Unit, MPU

L2 Memory Interface

  • AXI, Advanced Microprocessor Bus Architecture
  • Master Interface
  • Slave Interface

Debug, Trace, Performance Monitoring

  • Watchpoint Units, Embedded Trace Macrocell ETM
  • Performance Monitor Unit, PMU

Multi-Processing Features

  • Private Memory Region
  • Snoop Control Unit, SCU
  • Hardware Coherency Management
  • Split Mode (Performance Mode)
  • Locked Mode (Safety Mode)

Power Modes

  • Run, Standby, Dormant, Shutdown

Embedded Software Development

  • Bibliotheksroutinen an die Hardware anpassen (Retargeting)
  • Code und Daten im Speicher platzieren (Scatter Loading)
  • Linker Description File
  • Reset, Startup, Startup File
  • Von Reset bis Main

Effiziente C-Programmierung für die Cortex-Architektur

  • Compiler-Optimierung, Compiler-Optionen
  • Schnittstelle C - Assembler
  • Programmierrichtlinien für Arm-Compiler
  • Lokale und globale Daten optimal verwenden

Hardwarenahes C

  • C-Statements und deren Ausführung in Assembler
  • Zugriff auf Peripherie in C
  • Schichtenmodell für Embedded-Systeme
  • Strukturierte Beschreibung von Peripherie

Übungen mit der Keil µVision und den Arm RealView Tools

  • Auf Anfrage können auch weitere Tools eingesetzt werden
  • Alle Programme werden auf einem Evaluierungsboard getestet

Lernziele

Sie kennen die Cortex® R4, R5, R7 und R8 Architektur und können Programme in Assembler und C erstellen. Sie können die Programme im Speicher platzieren und testen. Sie haben den perfekten Einstieg in die Entwicklung von Cortex-basierenden Systemen.

Zielgruppen

Software- und Hardware-Entwickler. (Sollten Sie bereits das Training "Arm7/9/10/11: Architektur und Embedded-Programmierung" besucht haben, setzen Sie sich bitte vorab mit uns in Verbindung).

Termine und Orte

Datum Dauer Preis
München, DE
25.10.2021 - 28.10.2021 32 h Jetzt buchen ›

SG-Seminar-Nr.: 5330789

Anbieter-Seminar-Nr.: CORRX

Termine

  • 25.10.2021 - 28.10.2021

    München, DE

Preise inkl. MwSt. Es können Gebühren anfallen. Für eine exakte Preisauskunft wählen Sie bitte einen Termin aus.

Jetzt buchen ›
Seminar merken ›

Semigator berücksichtigt

  • Frühbucher-Preise
  • Last-Minute-Preise
  • Gruppenkonditionen

und verfügt über Sonderkonditionen mit einigen Anbietern.

Der Anbieter ist für den Inhalt verantwortlich.

Nicht das gesuchte Seminar?

Über Semigator mehr erfahren

  • Anbietervergleich von über 1.500 Seminaranbietern
  • Vollständige Veranstaltungsinformationen
  • Schnellbuchung
  • Persönlicher Service
Datum Dauer Preis
München, DE
25.10.2021 - 28.10.2021 32 h Jetzt buchen ›