AURIX™ TC3xx: 32-Bit Multicore-Mikrocontroller-Familie (2G Zweite Generation) - Seminar / Kurs von MicroConsult GmbH

AURIX™ TC3xx: 32-Bit Multicore-Mikrocontroller-Familie (2G Zweite Generation)

Inhalte

Infineon AURIX™ 2G Architecture

  • Multicore architectural blocks
  • Interconnectivity
  • Consequences for software architectures

CPU Subsystem

  • Multicore instruction set extensions
  • Registers files and context switching
  • Memory Protection Unit (software monitoring)

Internal Connectivity

  • Crossbar and peripheral bus
  • CPU clustering
  • Performance aspects for software

Memory

  • Memory map
  • Configuration options
  • Cache and software handling
  • Types
  • Hierarchy
  • Test

Infineon Low-Level Drivers: Overview

  • Configuration structures
  • Application programming interface
  • Library distribution
  • Frameworks and demos

Ports

  • General purpose IO
  • Alternate connections (multiplexing)
  • Pin mapping

Exceptions and Handling

  • Traps (hardware and software)
  • Interrupts (hardware and software)
  • Vector tables
  • Broadcast software interrupts (core synchronization)
  • External interrupts

Direct Memory Access Controller DMA

  • Move engines
  • Triggering (hardware and software)
  • Advanced features (software relaxation)

Timer

  • System Timer (STM)
  • General Purpose Timer 12 (GPT12)
  • Capture Compare Unit (CCU)
  • Watchdog Timer (WDT)
  • Temporal Protection Timer (TPS, Exception Timer)
  • Generic Timer Module (GTM): Overview

Safety and Security

  • Safety measures
  • Safety Management Unit (SMU)
  • Protection mechanisms
  • IO monitoring
  • Hardware security module: implementation overview

Multicore Aspects

  • Startup and boost
  • Low power options
  • Communication and synchronization
  • Intrinsics usage in C/C++
  • Tool apsects (compiler, linker)
  • Debugging (AMP, SMP)

System Control

  • Reset: sources, types and consequences
  • Boot: software configuration and modes
  • Clocking
  • Emergency stop requests

Power Management System (PMS)

  • Supply generation options
  • Embedded voltage regulators
  • Standby and wakeup
  • Die temperature sensor

Synchronous and Asynchronous Standard Peripherals

  • Micro Second Channel (MSC)
  • Serial Peripheral Interface (QSPI)
  • Inter IC Interface (I2C)
  • UART (ASCLIN)

Sensor Interfaces

  • SENT
  • PSI5
  • PSI5-S

Analog To Digital Converter

  • EVADC: SAR conversion
  • EDSADC: Delta-sigma conversion
  • Enhanced features offloading software

Automotive Interfaces: Overview

  • LIN
  • CAN
  • FlexRay®

High Speed Serial Link Interface (HSSL)

Ethernet: Overview

Debug

  • Interfaces
  • Tracing
  • Multicore aspects

Übungen

  • Es werden zahlreiche Übungen mit einem Infineon AURIX™ Board durchgeführt. Dabei kommen u.a. folgende Aspekte zur Anwendung: Einsatz von Low-Level-Treibern, Schutzmechanismen, Interrupt Controller, DMA-Controller, System-Timer, Port, Multicore-Aspekte, Monitoring, Performance-Messungen uvm.

HINWEIS: Die Kursunterlagen sind auf Englisch

--------------------------------------------------------------------------

HINWEIS: Für die Teilnahme an diesem Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteil-Hersteller erforderlich.

-------------------------------------------------------------------------

Bitte beachten Sie, dass ADAS-spezifische Blöcke nicht explizit im Training behandelt werden. Bei Bedarf wenden Sie sich bitte vorab an unser Servicebüro unter Tel. +49 (0)89 450614-71.

Lernziele

Sie kennen die Architektur, die wesentliche On-chip-Peripherie und die Besonderheiten (insbesondere der Multicore-Architektur und Safety-Erweiterungen) der Bausteinfamilie AURIX™.

Sie können Low-Level-Treiber für diese Hardware einsetzen, Beispiele für Ihre Zwecke adaptieren und mit einem Debugger testen.

Die zahlreichen Übungen verleihen der Schulung einen Software-Workshop-Charakter.

Ihre Vorteile:

Effektiver, zeitsparender Einstieg in die Gesamtthematik (3-monatige Zeitersparnis nach Angabe von Kunden)

Praktische Tipps zu Multicore und Safety

Übungen auf USB-Stick oder als Download.

Zielgruppen

Hardware- und Software-Architekten, Hardware- und Software-Entwickler, Testingenieure // HINWEIS: Für die Teilnahme an diesem Training ist ein gültiges NDA (Non-disclosure Agreement) erforderlich. ADAS-spezifische Blöcke werden nicht behandelt.

Termine und Orte

Datum Dauer Preis
München, DE
16.11.2020 - 20.11.2020 40 h Jetzt buchen ›
08.02.2021 - 12.02.2021 40 h Jetzt buchen ›

SG-Seminar-Nr.: 5330773

Anbieter-Seminar-Nr.: AURIX-2G

Termine

  • 16.11.2020 - 20.11.2020

    München, DE

  • 08.02.2021 - 12.02.2021

    München, DE

Preise inkl. MwSt. Es können Gebühren anfallen. Für eine exakte Preisauskunft wählen Sie bitte einen Termin aus.

Jetzt buchen ›
Seminar merken ›

Semigator berücksichtigt

  • Frühbucher-Preise
  • Last-Minute-Preise
  • Gruppenkonditionen

und verfügt über Sonderkonditionen mit einigen Anbietern.

Der Anbieter ist für den Inhalt verantwortlich.

Nicht das gesuchte Seminar?

Über Semigator mehr erfahren

  • Anbietervergleich von über 1.500 Seminaranbietern
  • Vollständige Veranstaltungsinformationen
  • Schnellbuchung
  • Persönlicher Service
Datum Dauer Preis
München, DE
16.11.2020 - 20.11.2020 40 h Jetzt buchen ›
08.02.2021 - 12.02.2021 40 h Jetzt buchen ›